本发明公开了一种并行卷积编码方法及编码器，根据编码率，在同一时钟周期内接收K个待编码的输入比特，通过一逻辑运算器将接收到的K个输入比特与预先加载在编码寄存器中的6位寄存比特应用在一个异或数组中进行异或运算，以输出N位经过编码的输出比特，其中，K≥4，N为所需的码组长度；采用上述并行卷积编码方法，由于采用并行多位输入和输出，可大幅降低时钟频率，从而有效节约电能，特别是在编码所要求的约束长度和码组长度都比较大时，这种效果更为明显；另外，编码过程中，采用逻辑运算的方式直接创建打孔数据，不要求单独的打孔操作，从而最大程度地简化了硬件设计。